Contexte :

Les activités de R&D du groupe EDF sont structurées autour de trois grands domaines : la production d’énergie, les réseaux de transport ainsi que la distribution et le développement commercial.

Dans le domaine de la production, EDF est utilisateur de nombreux groupe de production de froid nécessaires au fonctionnement de ses centrales de production d’électricité. Comme tout utilisateur de ce type d’installation, EDF est soumis à la réglementation F-Gas qui impose à terme l’utilisation de fluides frigorigènes sans impact sur le réchauffement climatique et la couche d’ozone.

Cela conduit l’entreprise à étudier, entre-autre, la possibilité d’utiliser des fluides frigorigènes « naturels ». Cependant, le pilotage des installations contenant ces fluides nécessite parfois de disposer d’actionneurs motorisés et piloté par des Composants Électroniques Programmés (CEP). Ces composants présentent des défis en termes de qualification pour un usage en zone réglementée. La qualification d’un composant / d’un système vise à garantir le fonctionnement sûr et efficace dans des environnements exigeants et soumis à des contraintes particulières. Il est entre-autre nécessaire de prouver que l’équipement et le code ne présentent pas de comportements indésirables et imprévisibles.

Dans ce contexte, la R&D d’EDF propose de développer un prototype préliminaire d'un ensemble de pilotage pour vanne de détente motorisée qualifiable, en utilisant des FPGA (Field-Programmable Gate Array), qui sont des blocs logiques programmables.

Objectif :

Ce stage aura pour ambition de poser les bases de l’architecture et du développement d’un POC (Proof Of Concept) de commande d’une vanne de détente motorisée à l’aide de blocs logiques programmables FPGA (Field Progammable Gate Arrays).

Déroulé :

Le travail pourra, de façon indicative, se dérouler selon les étapes suivantes :

1.       Réaliser un recensement des différents types de vannes de détentes motorisées commerciales et en particulier les motorisations et drivers associés,

2.       Réaliser un état de l’art des modes de commande de ces moteurs, en particulier en tenant compte de la présence ou non, d’un capteur de position,

3.       En fonction des 2 précédents points, proposition d’une architecture de commande en tenant compte des contraintes techniques et opérationnelles.

Suivant l’avancement du stage, et au regard de l’architecture qui sera choisie, des premiers modèles de vannes, du moteur et de son driver pourront être mis en place et simulés avant l’implémentation sur une carte de développement FPGA avec portage de la commande choisie en VHDL.

M1/M2 – École d’ingénieur ou équivalent

              De formation génie électrique / électrotechnique / électronique de puissance

              Une connaissance en modélisation VHDL, circuit FPGA, Matlab/simulink et/ou PSIM est souhaitée

Compétences souhaitées :

·       Curiosité, ouverture d’esprit

·       Autonomie, prise d’initiative, dialogue avec des chercheurs de différents domaines d’expertise

·       Pragmatisme, esprit critique et rigueur scientifique

·       Aptitude reconnue pour l’analyse, la synthèse, la communication

Anglais de bon niveau, une partie du travail de bibliographie sera en anglais

Durée du stage :  6 mois

Lieu :

EDF R&D Renardières

Av. des Renardières – Écuelles – 77250 Moret-Loing- et-Orvanne